This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-077553

(43)Date of publication of application: 20.03.1995

(51)Int.CI.

G01R 31/00 G01R 31/28 G02F 1/13 G02F 1/136

(21)Application number: 05-223230

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

08.09.1993


(72)Inventor: HAYASHI MASAKI

(54) INSPECTION EQUIPMENT OR POLYCRYSTALLINE SILICON THIN FILM TRANSISTOR **ARRAY**

(57) Abstract:

PURPOSE: To allow inspection of defective pixel for a poly-crystalline silicon thin film transistor(TFT) array substrate prior to liquid crystal injection process by providing an image processor for detecting the defective pixel.

CONSTITUTION: Detection signals being arranged in time series by means of an analog multiplexer 5 are sampled and held in the vicinity of maximum level thereof by a sample & hold circuit 6 according to clock signals generated from a timing generator 1. The holding time is set equal to the clock period of the clock signal. An analog waveform having microdifference of height at the output end of the circuit 6 is sliced by a slicing circuit 7 according to a cutback timing pattern before being fed to a variable gain amplifier circuit 8. The amplified signal is subjected to A/D conversion 9 and fed to an image processor 10 where the average value of charge data is calculated for the pixels of a single data line followed by calculation of the difference from the data.



LEGAL STATUS

[Date of request for examination]

13.03.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3191073

[Date of registration]

25.05.2001

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3191073号 (P3191073)

(45)発行日 平成13年7月23日(2001.7.23)

(24)登録日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7

識別記号

G01R 31/00

FΙ G01R 31/00

簡求項の数2(全 6 頁)

(21)出願番号

特爾平5-223230

(22)出顧日

平成5年9月8日(1993.9.8)

(65)公開番号

特男平7-77553

(43)公開日

平成7年3月20日(1995.3.20)

音在簡文目

平成8年3月13日(1996.3.13)

(73)特許権者 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

林 正樹 (72)発明者

東京都練馬区旭町1丁目32番1号 株式

会社アドバンテスト内

100066153 (74)代理人

弁理士 草野 卓 (外1名)

審查官 関根 祥之

特閱 平3-142499 (JP, A) (56) 参考文献

最終頁に続く

(54) 【発明の名称】 多結晶シリコン薄膜トランジスタアレイ検査装置

(57)【特許請求の範囲】

【請求項1】 ゲートバス走査用シフトレジスタ及びデ ータバス走査用シフトレジスタを組み込んだ多結晶シリ コン薄膜トランジスタアレイ基板の各画素を順次選択し て、直流電圧を印加する駆動回路を具備し、

上記アレイ基板内部の各画素を順次選択して、上記直流 電圧の印加により蓄積された電荷に応じた放電電流を、 各画素毎に検出して出力する検出回路を具備し、

上記出力された電荷に応じた放電電流の各ほぼ最大値を サンブルホールドするサンブルホールド回路を具備し、 上記サンブルホールド回路の出力から得られた値につい て、1データバスについての平均値と個々の画素毎の値 <u>との間の差をとり、そ</u>の差により、画素欠陥の検出をす る画像処理装置を具備することを特徴とする多結晶シリ コン薄膜トランジスタアレイ検査装置。

【請求項2】 請求項1に記載される多結晶シリコン薄 膜トランジスタアレイ検査装置において、

<u>上記</u>サンプルホールド回路の出力端に接続し出力される アナログ波形を足切りするするスライス回路と、スライ ス回路の出力端に接続しスライスされた出力を増幅<u>して</u> <u>上記画像処理装置に出力する</u>可変利得増幅回路とを有す るものであることを特徴とする多結晶シリコン薄膜トラ ンジスタアレイ検査装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、多結晶シリコン薄膜 トランジスタ (以後、TFT、と称す) アレイ検査装置 に関し、特にTFTを使用したアクティブ・マトリック ス方式の液晶表示装置を液晶注入工程以前の工程におい て各画素の寄生容量に蓄積される電荷に着目して画素欠

<u>陥を検出する</u>多結晶シリコンTFTアレイ検査装置に関 する。

[0002]

【従来の技術】液晶表示装置は、多結晶シリコンTFT アレイ基板を先ず構成し、とれに液晶を注入して初めて 液晶表示装置として動作する状態になる。との液晶表示 装置製造工程においては、液晶注入工程に入る以前の多 結晶シリコンTFTアレイ基板の状態において検査が実 施される。ところが、このTFTアレイ基板の状態にお ける検査の内容は、TFTアレイ基板の内部に線欠陥を 10 検出する線欠陥検出用診断回路を予め内蔵しておいて、 とれによりTFTアレイ基板の状態において断線或は短 格その他の線欠陥の検出をすることである。しかし、液 晶表示装置は、TFTアレイ基板の状態における上述の 線欠陥の検査に合格しさえすれば、液晶注入工程終了後 において必ず欠陥のない完成品であるという訳ではな い。TFTアレイ基板は既に画素欠陥を内包するもので あるかも知れないからである。

【0003】液晶表示装置の製造工程における最終工程 である液晶注入工程を経ずにその直前の状態であるTF Tアレイ基板の状態において画素欠陥を検出することが できれば、既に画素欠陥を内包するTFTアレイ基板に 液晶を注入して画素欠陥のある液晶表示装置を製造する 無駄を排除することができ、結局、最終製品の歩留まり を向上することができる。 ところで、液晶注入工程を経 ずにその直前の状態であるTFTアレイ基板の状態にも いて画素欠陥を検出する検査装置として、特開平3-1 42499号公報に記載される「画像表示装置およびそ の検査方法」がある。との画像表示装置はその第3頁左 上欄第12ないし15行に記載される通りの「本発明の 30 画像表示装置の特徴的要件は、水平走査回路2の出力に より制御されるアナログスイッチ3の入力部に信号スイ ッチ8を、出力部にリセット用スイッチ6とソースホロ ワ回路5を設けることにある。」というものである。 [0004]

【発明が解決しようとする課題】以上の画像表示装置の 従来例は、被試験デバイスである多結晶シリコン薄膜ト ランジスタアレイに画素欠陥を検出するに必要とされる 回路素子、特に、リセット用スイッチ 6 とソースホロワ 回路5を出力部に設ける必要のある検査装置である。し かし、試験に際して、被試験デバイスである多結晶シリ コン薄膜トランジスタアレイ各個に検査に必要とされる 回路素子をいちいち組み込んで試験を実施することは試 験を煩雑、非能率にする。そして、検査に必要とされる 回路素子を被試験デバイスに組み込んで検査する場合、 組み込んだ回路素子の不良に起因して被試験デバイスの 歩留まりを低下する恐れもある。

【0005】 この発明は、多結晶シリコンTFTを使用 したアクティブ・マトリックス方式の液晶表示装置の製 造工程における液晶注入工程以前の状態にあるTFTア 50 $C_{\bullet \bullet \bullet \bullet}$: ゲート・ソース間寄生容量

レイ基板について、各画素の寄生容量に蓄積される電荷 <u>に着目して画素欠陥を検出する</u>上述の問題を解消するT FTアレイ検査装置を提供するものである。

[0006]

【課題を解決するための手段】請求項1の発明による多 結晶シリコン薄膜トランジスタアレイ検査装置は、ゲー トバス走査用シフトレジスタ及びデータバス走査用シフ トレジスタを組み込んだ多結晶シリコン薄膜トランジス タアレイ基板の各画素を順次選択して、直流電圧を印加 する駆動回路を具備し、アレイ基板内部の各画素を順次 選択して、上記直流電圧の印加により蓄積された電荷に <u>応じた放電電流を、各画索毎に検出して出力する検出回</u> 路を具備し、出力された電荷に応じた放電電流の各ほぼ 最大値をサンブルホールドするサンブルホールド回路を 具備し、サンブルホールド回路の出力から得られた値に ついて、1 データバスについての平均値と個々の画素毎 の値との間の差をとり、その差により、画素欠陥の検出 をする画像処理装置を具備する。

【0007】そして請求項2の発明は、請求項1の発明 の多結晶シリコン薄膜トランジスタアレイ検査装置にも いて、サンブルホールド回路の出力端に接続し出力され るアナログ波形を足切りするするスライス回路と、スラ イス回路の出力端に接続しスライスされた出力を増幅し て上記画像処理装置に出力する可変利得増幅回路とを有 <u>する。</u>

[8000]

【実施例】図を参照してこの発明の実施例を説明する。 図 1 は走査用シフトレジスタを組み込んだ多結晶シリコ ンTFTアレイ基板であり、図2はこの発明の多結晶シ リコンTFTアレイ検査装置であり、図3は多結晶TF Tアレイ基板の多数のデータバスの内の 1 列のみを示す 図である。

【0009】この発明の多結晶シリコンTFTアレイ検 査装置による画素欠陥の検査は、これを要約するに、多 結晶シリコンTFTアレイ基板に走査用シフトレジスタ 30を組み込み、TFTアレイ基板の状態にある未完成 の液晶表示装置に完成されたTFT液晶表示装置を動作 させる時と同様の通常の駆動パターンを印加することに よりTFTアレイ基板を動作駆動し、この時にアレイ基 板内部において画素Pの寄生容量Cに蓄積された或いは 関係する電荷を放電電流波形として l 画素 P 毎に取り出 してこれを検査することにより画素欠陥の存否を認識す **ろものである。**

[0010] ことで、図3はTFTアレイ基板の多数の データパスの内の19 $_{f 1}$ のみ1列を示す図であり、これ を参照してTFTアレイ基板内部において画素Pの寄生 容量に蓄積される電荷について説明する。上述の電荷が 蓄積される寄生容量としては下記のものが考えられる。

C_{gb 4b1}:ゲートバス・データバス間寄生容量

5

C_{ed1} : ゲート・ドレイン間寄生容量C_{es1} : ドレイン・ソース間寄生容量

C. : ソース付加容量

シフトレジスタ30、が1本のゲートバス18を選択して、これにゲート電圧V、が印加されている期間に以下の行程を実行する。

【0011】シフトレジスタ30、がゲートバス例えば18、を選択してこれにゲート電圧V、が印加されている期間にシフトレジスタ30、が全データバス19を顧欠に1走査し、対応する各画Pの画素電極に対して映像端子V1D。、V1D。、V1D。からスイッチ20を介してDC電圧を書き込む。DC電圧の書き込みに際して、各データバス19についてTFT16、ゲートバス18およびデータバス19が関係する上述の寄生容量を介してこれら寄生容量に電荷が充電される。寄生容量に対する電荷の充電は以下の如くに行なわれる。

【0013】次いで、シフトレジスタ30、を<u>更化1</u>走査させることにより上述の通りに寄生容量に蓄積された電荷を放電する。即ち、シフトレジスタ30、を走査させてスイッチ20を順次に導通させることにより、スイ 30ッチ20を介して1画素P毎の<u>寄生容量が関係する</u>電荷を放電電流波形として映像端子V1Dを介して取り出す

【0014】上述の行程をシフトレジスタ30、の走査線数分実施し、1画素P毎の寄生容量Cが関係するデータバス19に蓄積された電荷のデータをTFTアレイ基板の全ての画素Pについて採取する。画素欠陥の判定は、1本のデータバス19に着目し、各画素Pの電荷のデータの平均値を計算し、この平均値と各画素Pのデータとの間の差を計算することにより行なう。この処理を実施する理由について説明するに、画素PのTFT16の接続不良に起因する電荷検出量が各データバスの電荷検出量のバラツキより微小であることによる。この電荷検出量のバラツキはスイッチ20の寄生容量、各データバスの配線抵抗、寄生容量に差が生ずることにより発生する。

【0015】 ことで、図2 に示されるとの発明の多結晶 ち (図4 利得回路入力)。ところで、この発明において 下下アレイ検査装置の動作を図4のタイミングチャー て得られる】画素 P 毎の電荷に対応する検出電圧信号の 大きさにおいてソース付加容量 C 。 に起因する信号の割り、アレイ検査装置を動作させる基準クロック信号 C K 50 合は極めて大きく、殆どを占めており、各画素の寄生容

を発生する。2はパターン発生器であり、タイミング発 生器lの発生する基準クロック信号CKに従って被測定 装置であるTFTアレイ基板50に具備せしめられたシ フトレジスタ30xおよびシフトレジス タ30,に供給 する水平表示駆動パターンDx、水平クロック信号C Lx、垂直表示駆動パターン Dv、垂直クロック信号C L v、後で説明されるアナログマルチプレクサ5の選択制 御パターン、スライス回路7の足切りタイミングパター ンを発生する。3はそれぞれシフトレジスタ駆動用ドラ イバである。4は演算増幅回路であり、被測定装置であ るTFTアレイ基板50を走査駆動することにより<u>映像</u> 端子VID。、VID。、VID。 を介して取り出され た1 画素 P 毎の電荷のデータを電圧信号に変換した検出 信号を増幅出力する回路である。 5 はアナログマルチブ レクサであり、3個の演算増幅回路4から顧次に送り出 される電圧増幅出力を受信してとれらを時間的に直列に 整列せしめた一連の検出信号にして出力する回路であ る。 6は検出信号をその最大値近傍においてサンプリン グするサンブルホールド回路、7はサンブルホールド回 路6の出力端に接続し出力されるアナログ波形を足切り するスライス回路、8はスライス回路7の出力端に接続 しスライスされた出力を増幅する可変利得増幅回路、9 は<u>可変利得増幅回路</u>8<u>の出力端に接続しスライス増幅さ</u> れた出力をAD変換するAD変換器、そして10はAD 変換器9の出力端に接続してAD変換後の出力信号処理 する画像処理装置である。

【0016】アナログマルチプレクサ5を介して時間的 に直列に整列せしめられた電荷のデータを電圧信号に変 換した検出信号<u>(図4 Analog MPX'OUT)</u>は、サンブル ホールド回路6においてタイミング発生器1の発生する 基準クロック信号CK<u>(図4S&HCLOOK)</u>に従って、 その最大値近傍をサンプルホールドされる。ホールド時 間はこのクロック信号のクロック周期に等しく設定され る。ところが、この発明において得られる l 画素 P 毎の 電荷に対応する検出信号の差は極く微小なものであり、 サンプルホールドされた結果の波形、即ちサンプルホー ルド回路6の出力端における波形は図4<u>(5 & H OUT)</u> においてはほぼ同等の振幅の波形が連続して水平な波形 として表現されている。しかし、この波形は、微視的に 観察すると、クロック信号によるサンプリング点を境と して画素Pの寄生容量Cの差異に起因する微小に高さを 異にする凸凹のアナログ波形なのである。

【0017】サンブルホールド回路6の出力端における上述の像小に高さを異にするアナログ波形は、次いで、スライス回路7において足切りタイミングパターンに従ってスライスされてから可変利得増幅回路8に入力される (図4 利得回路入力)。ところで、この発明において得られる1画素P毎の電荷に対応する検出電圧信号の大きさにおいてソース付加容量C、に起因する信号の割合は極めて大きく、殆どを占めており、各画素の寄生容

量に起因する信号の割合は極く小さい。従って、サンブルホールド回路6の出力端における上述の微小に高さを異にするアナログ波形 (図4 S&HOUT)は、これをスライス回路7により足切りをして、極く小さい割合の各画素の寄生容量に起因する信号を強調して検出する。このスライス回路7による足切りは、各画素の寄生容量に蓄積される電荷に着目して画素欠陥を検出するこの発明の多結晶シリコンTFTアレイ検査装置において重要な役割を果たしている。次いで、可変利得増幅回路8において増幅された信号(図4 利得回路出力)はAD変換器9においてAD変換後、画像処理装置10に入力されて信号処理される。

【0018】画像処理装置10における信号処理の内容は、1本のデータバスに着目し、各1本のデータバスの各画素のAD変換後の電荷のデータに対応する電圧信号の平均値を計算し、との平均値と個々の画素データの間の差を計算する。即ち、各画素のAD変換後の電荷のデータに対応する電圧信号を累積加算、アベレージング処理することにより、各データバスの平均値を計算する。各データバスの平均値と個々の画素データの間の差を計算、表示することにより、1画素P毎の電荷に対応する検出信号の径く微小な差を認識することができるに到り、画素欠陥を検出することができる。

[0019]

【発明の効果】以上の通りであって、との発明によれば、液晶表示装置の製造工程における最終工程である液晶注入工程を経ずにその直前の状態であるTFTアレイ基板の状態において、各画素の寄生容量に蓄積される電荷に着目して画素欠陥を検出することがでる。従って、画素欠陥を内包するTFTアレイ基板に液晶を注入して 30 画素欠陥のある液晶表示装置を製造する無駄を排除する*

* ことができ、結局、最終製品の歩留まりを向上することができる。そして、この発明の多結晶シリコンTFTTレイ検査装置は、試験の実施に際して、被試験デバイスである多結晶シリコン薄膜トランジスタアレイ各個に検査に必要とされる回路素子をいちいち組み込む必要はなく、被試験デバイスをそのまま単に適用して被試験デバイスに対して共通に使用することができるものであり、試験を能率的に実施することができる。また、検査に必要とされる回路素子を被試験デバイスに組み込んで検査する場合、組み込んだ回路素子の不良に起因して被試験デバイスの歩留まりを低下する恐れがあるが、この発明の検査装置は回路素子を被試験デバイスに組み込むことはしないので、本来的にこの恐れはない。

【図面の簡単な説明】

【図1】走査用シフトレジスタを組み込んだTFTアレイ基板を示す図。

【図2】との発明の多結晶シリコンTFTアレイ検査装置を示す図。


【図3】多結晶TFTアレイ基板のデータバスの内の 1 列を示す図。

【図4】TFTアレイ検査装置の動作のタイミングチャート。


【符号の説明】

- 6 サンプルホールド回路
- 7 スライス回路
- 8 可変利得增幅回路
- 10 画像処理装置
- 30 走査用シフトレジスタ
- 50 アレイ基板
- C 寄生容量
- P 画素

【図1】




[図2]




[図3]

23 3



(図4)



フロントページの続き

(58)調査した分野(Int.Cl.', DB名)

G01R 31/00

CO1R 31/28

CO1R 27/26

G02F 1/13

GO2F 1/1365